|
集成电路 |
|
| 按行业筛选 |
|
|
| 按产品筛选 |
|
|
| |
本产品全部新闻
|
|
|
|
|
BeSang公司推出全球首款3D芯片诞生 |
|
| http://cn.newmaker.com
8/15/2008 11:12:00 AM
佳工机电网
|
|
世界上第一款3D芯片工艺已经准备获取牌照，该工艺来自于无晶圆半导体设计公司BeSang公司。
BeSang公司制作的用于演示的芯片在其控制逻辑上使用了1.28亿个垂直晶体管用作内存位单元。该芯片的设计在国家Nanofab中心（韩国大田）和斯坦福Nanofab（美国加州）进行。BeSang公司称，该工艺由25个专利所保护，将允许Flash、DRAM以及SRAM放置在逻辑电路、微处理器以及片上系统上。
BeSang公司声称该公司在底层使用高温处理工艺进行制造逻辑电路，在顶层使用低温工艺来制造内存电路，从而实现了3D芯片。将不同层的逻辑和内存电路放置在同一个芯片中，BeSang的处理工艺在每晶圆中集成了更多的裸片，从而降低了每个裸片的成本。
BeSang的创始人兼CEOSang-Yun Lee称，“BeSang成立于5年前，并致力于3D芯片技术，已经推出了单芯片3D芯片工艺，并随时可以商用。通过使用低温工艺并将使用垂直内存设备放置在逻辑设备顶层，我们在每个晶圆上可以作出更多的螺片，这就是单位裸片成本下降的秘诀。”
在BeSang（韩语的意思是“飞得高”），Lee与前三星工程师Junil Park一起，完善了首款真正的3D芯片工艺，后者为第一个用于高K电介质的原子层沉积工具的开发者。因为新的芯片工艺不再堆集裸片，公司称常规的冷却技术就可以工作，因为较厚的3D芯片工艺不会产生格外的热量。
当前包含了内存的平面（2D）芯片必须围绕其内存阵列放置逻辑电路来对比特位进行寻址并提供逻辑功能。把内存和逻辑电路放在一起，意味着必须在二者之间使用较长的内部连线。
而BeSang通过将逻辑电路放在芯片的底层，将内存位单元放在顶层，从而将设计更加紧凑，二者之间只需很短的连接线。
台湾国立交通大学教授Simon Sze认为，在BeSang的设计之前，“很多类似的尝试都属于伪3D。”早在1967年，Simon Sze在贝尔实验室与同事合作发明了用于非挥发性内存单元的浮栅晶体管。
“片上系统将逻辑和内存放进了同一个芯片中，但性能上有所折扣，因为二者是在相同的工艺下制造的。通过将内存设备放在逻辑设备之上，分别使用最优的工艺，BeSang可以提高密度而不会影响性能。”
BeSang工艺的过程为，首先在一个晶圆上通过常规的通孔和连接层来制作逻辑电路，然后在另一个晶圆上制作内存设备，最后将两个晶圆排列并粘在一起，从而形成单个3D单元。
因为逻辑和内存的工艺实现在不同的晶圆上，二者都可以使用常规的850摄氏度的工艺，分别进行优化。然后两个晶圆被送到另一个生产线上，使用400摄氏度的低温工艺将两个晶圆排列并粘合。
内存晶圆基本包含了一个垂直定向位单元，经过粘合后，可以被蚀刻成百万计的柱状晶体管，从而控制着每个位单元。最后的步骤为使用金属层将每个位单元互连并为3D晶圆布罩。
Sze说，“BeSang的3D芯片成本非常低，因为你可以在一个工艺处理中将所有的逻辑放在晶圆底层，另一个工艺处理中将所有的内存放在晶圆的顶层，然后使用常规的通孔来连接顶底两层。”
演示的芯片采用8英寸晶圆工艺以及180纳米CMOS技术。测试芯片包含了1.28亿垂直晶体管，适用于在逻辑电路上的Flash、DRAM以及SRAM内存单元制造。逻辑底层通过单晶硅与顶层内存层分开，两个金属连接层包含了很多通孔。顶层内存层由内存晶圆托起，包含了n型和p型半导体的交互层。内存晶圆可以重复使用4次，每次允许一个大的垂直NPN晶体管放在逻辑晶圆上。
对位单位的每个垂直晶体管进行蚀刻后，一个额外的金属互连层对该3D晶圆进行布罩，然后就可以进行晶圆切割了。
|
对 集成电路 有何见解？请到 集成电路论坛 畅所欲言吧！
|
