ASIC设计服务暨IP研发销售厂商智原科技(Faraday Technology)以及低功率多媒体平台IC供货商NemoChips日前共同宣布，NemoChips运用智原科技以Cadence益华计算机低功率解决方案Common Power Format(CPF)为根基的SoCompiler设计服务，已成功地设计出一款低功率的移动式影像平台SOC。这一款设计仅仅用了两个月便从netlist进展到芯片产出(tape-out)的阶段，同时藉由Dynamic Voltage、 Frequency Scaling、Multi-Supply Voltages以及Power-Shut Off等技术，将静态功率大幅降低99%以上、动态功率降低65%。让许多欲设计复杂且功率紧缩SoCs的ASIC客户都得以从这个可靠的方式中获益，一方面大幅缩短产品问世时间、一方面也充分降低了实作的风险。
智原的SoCompiler设计服务团队在很早阶段便使用Si2 standard Common Power Format来规范省电技术，同时在整个设计过程中重复使用以落实省电效能。Cadence益华计算机低功率解决方案整合了逻辑设计、验证以及CPF的实作，加上像是动态电压和频率调整(DVFS)之类的自动化省电设计技术，同时完全不会影响产品的产出时程。
