|
集成电路 |
|
| 按行业筛选 |
|
|
| 按产品筛选 |
|
|
| |
本产品全部新闻
|
|
|
|
|
Cadence为PCB设计制定了新标准 |
|
| http://cn.newmaker.com
3/27/2007 3:42:00 PM
佳工机电网
|
|
首个全局布线和层次化布线规划架构为PCB设计提供了智能的自动布线功能，减少手工操作并缩短设计时间
2007年3月26日，加州，圣荷塞，全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS)，今日发布了面向Cadence® Allegro® PCB设计的Global Route Environment技术。这一革命性的技术结合了图形化的互连流规划架构和层次化全局布线引擎，为PCB设计人员提供了自动、智能的规划和布线环境。作为首个将智能自动化引入前所未有领域的自动布线解决方案，Global Route Environment 技术代表了一次意义重大的飞跃，并建立了一种全新的PCB设计规范。
该技术问世之前，PCB设计人员要花费几周或几个月的时间来手动定义具有多个互连总线和多个大规模管脚数设备的复杂高速布线设计。由此导致了设计周期的延长和不可预估性，并会影响项目的进程和预算。Cadence与若干个早期的采购合作伙伴一起合作定义了这一问题，并推动和验证了这一独特的解决方案。
“作为Cadence Global Route Environment技术的主要合作伙伴，摩托罗拉非常高兴能成为新一代印刷电路布线平台的第一批用户。”摩托罗拉的印刷线路负责人Jeff Underwood 说。“通过使用这项新的、改良的布线环境，使摩托罗拉的工程师和设计师能够在整个布线设计过程中更准确地传达设计意图。”
PCB设计人员一直在寻求一种可包含全局设计特性的PCB环境 － 可领会其设计意图、提供决策反馈，并且智能和自动执行符合其设计意图的设计任务。新的Global Route Environment 技术恰恰提供了这些功能。使用图形互连流规划架构，设计人员可以创建并定义关键接口的智能抽象，并输入互连设计意图。该环境也充分利用了全局布线引擎功能，使设计人员可以将其知识和设计意图同该设计的层次化视图相结合，从而尽可能规划出最佳的互连解决方案。
“我们确信Global Route Environment技术中新的Cadence互连流可以显著减少当前布线过程中的迭代冗余”，Sun Microsystems PCB设计技术经理Jim Tafoya表示，“这是Cadence的一项开拓性努力，增强了Cadence对于其PCB技术开发界的贡献。”
“我们早期的采购客户在帮助我们理解产品设计要求方面起到了关键作用，并在接下来的过程中验证我们独特的解决方案”，Cadence 产品市场部全球副总裁Charlie Giorgetti表示，“基于Allegro PCB设计的Global Route Environment 技术将帮助客户快速解决互连所带来的难题，在此之前，这样的难题将花费数周甚至数月的人工，并影响到项目进程和预算。”
关于Cadence
Cadence公司（Nasdaq股票代码：CDNS）成就全球电子设计技术创新，并在创建当今集成电路和电子产品中发挥核心作用。我们的客户采用Cadence的软件、硬件、设计方法和服务，来设计和验证用于消费电子产品、网络和通讯设备以及计算机系统中的尖端半导体器件、印刷电路板和电子系统。Cadence 2006年全球公司收入约15亿美元,现拥有员工约5200名，公司总部位于美国加州圣荷塞市，公司在世界各地均设有销售办事处、设计中心和研究设施，以服务于全球电子产业。
|
对 集成电路 有何见解？请到 集成电路论坛 畅所欲言吧！
|
