http://cn.newmaker.com
6/24/2006 10:20:00 AM
佳工机电网
在“2006 Symposium on VLSI Circuits”的第25分会“Nyquist ADCs II”上，以日本和美国的大学为主，相继发表了有关高分辨率、中速AD转换器（ADC）的新创意。创意内容均为提高流水线型ADC*（Pipeline ADC，又称管线式ADC）性能的电路技术，与SoC（system on a chip）用途中不可或缺的低耗电化以及1V级低电压动作等附加值直接相关。
美国俄勒冈州立大学（Oregon State University）与日本旭化成微系统共同发表了一项创意，该创意通过将流水线型ADC中特有的残差成分与参照电压同时送入下一层转换层级，使层级间的增益误差消失（演讲序号：25.2）。由此缓和了构成转换层级放大器的增益要求，并用45dB的放大器，以0.35μm工艺CMOS技术试制了在12bit时速度为10M采样/秒的流水线型ADC。试制时电源电压为2.4V，耗电量为19mW。
日本静冈大学提出了一种当转换层级的放大器处于保持状态时、进行AB级放大动作的容量结合型电路构造（演讲编号25.4）。该大学使用90nm工艺CMOS技术，在电源电压1V、耗电量30mW的条件下实现了10bit的100M采样/秒流水线型ADC。Figure of Merit （FoM）为0.73pJV/秒，属于世界最高水平。此外，该大学还发表了输入依存于信号振幅的振幅抖动信号数字修正技术，以及通过嵌入稳压器、恰当区分使用高压和低压设备的电路结构等。
