|
集成电路 |
|
| 按行业筛选 |
|
|
| 按产品筛选 |
|
|
| |
本产品全部新闻
|
|
|
|
|
富士通半导体推出顶尖定制化SoC创新设计方法 |
|
| http://cn.newmaker.com
1/15/2014 2:56:00 PM
佳工机电网
|
|
将White Space最小化并可协调逻辑与物理架构,实现更高电路密度且有效缩短线路布局时间
上海，2014年1月15日 – 富士通半导体（上海）有限公司今日宣布，成功开发了专为先进的28 nm SoC器件量身打造的全新设计方法，不仅能实现更高的电路密度，同时也可有效缩短开发时间。采用全新设计方法能够将电路的密度提高33%，并可将最终的线路布局时间缩短至一个月。这种设计方法将整合至富士通半导体的各种全新定制化SoC设计方案中，协助客户开发RTL-Handoff SoC器件。富士通半导体预计自2014年2月起将开始接受采用这种全新设计方法的SoC订单。
采用28 nm等顶尖制程工艺的SoC器件需要有越来越多的功能与效能，进而要在芯片中布建越来越多的电路。未来SoC的设计将日趋复杂，开发时间也将会因此较以往增加，同时如何有效解决功耗问题也成为设计者的更大挑战。
为应对日趋复杂的SoC设计，富士通半导体所开发出的创新设计方法能实现更高的电路密度、更短的开发时程和降低功耗，并整合至富士通半导体的各种全新定制化SoC设计方案中，协助客户开发RTL-Handoff SoC组件。较传统的设计流程，设计者可采用富士通半导体的全新设计方法在相同大小的芯片中增加33%电路，而且可将最终的线路布局时间缩短至一个月。
全新设计方法将White Space有效最小化
全新的独家设计流程可估算出较容易布线的平面图，并根据布线路径与时序收敛为内部数据总线进行优化。这些设计步骤可将无法建置晶体管的White Space数量降到最少，因而可让芯片容纳更多电路。
透过专利技术协调逻辑与物理架构
此专利技术无须更动任何逻辑设计，即可自动针对物理布线进行网表数据合成，并可提升整体设计的布线效率以及使时序收敛变得更容易，因而可有效减少最终布线流程所需的时间，更可达到更高的密度整合度。
图1：富士通半导体全新客制化SoC设计方法示意图
富士通半导体是世界级的ASIC供货商，多年来运用在业界累积的傲人成绩和专精技术，持续提供一站购足的完整定制化SoC解决方案，其中结合了先进设计建置、制造服务和系统级研究、开发支持等服务。透过上述解决方案，富士通半导体将能支持客户快速开发高效性能及省电的SoC器件。
|
对 集成电路 有何见解？请到 集成电路论坛 畅所欲言吧！
|
