Xilinx发布Vivado Design Suite 2013.3版本，新增全新UlstraFast设计方法及新一代即插即用IP和部分重配置功能，丰富设计流程，实现前所未有的IP易用性, 进一步提高设计生产力
北京2013年10月28日 --All Programmable 技术和器件的全球领先企业赛灵思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天发布Vivado Design Suite 2013.3版本，提供全新UltraFastTM设计方法，增强型即插即用IP配置、集成与验证功能，以及部分重配置(Partial Reconfiguration) 功能。Vivado®设计套件与赛灵思的All Programmable器件进行了协同优化，是可编程业界唯一一款SoC增强型设计套件，能够解决系统级集成与实现方面的生产力瓶颈的。
自动支持最新UltraFast设计方法
为加快设计进程，准确预测设计进度，Vivado Design Suite 2013.3版本包含有UltraFast设计方法要素的自动化功能，其中提供的设计规则检查(DRC)，可在整个设计周期中引导工程师一步步开展设计工作，而硬件描述语言(HDL)和约束模版，则可实现最佳质量结果。
增强型即插即用IP配置、集成与验证功能
赛灵思于2012年推出即插即用IP计划，运用IP-XACT、IEEE P1735加密和AMBA® AXI4互联协议等业界标准加速IP集成。今年早些时候Vivado设计套件提供业界首款即插即用IP集成设计环境Vivado IP 集成器(Vivado IPI)，突破了RTL设计生产力的局限性。
Vivado Design Suite 2013.3版本通过增强型IP集成功能，在易用性方面取得了重大进步，并提供超过230个LogiCORE™和SmartCORE™IP核。经过这次版本升级，实现了设计和赛灵思IP的系统级协同优化。例如设计人员现在可以在整个设计过程中与以太网MAC或PCIe®等连接功能IP共享时钟资源。如果要进行IP升级，则可以方便地从顶层访问IP内部的收发器调试端口。设计人员不仅可以通过使用Vivado逻辑分析器提供的新功能在运行时间对AXI系统进行完全的读/写访问，而且他们还可以借助先进的触发器功能进行硬件调试，以检测和捕获复杂事件。
Vivado Design Suite 2013.3套件还进一步简化IP与修订控制系统的集成，并能够在 Cadence Incisive Enterprise仿真器和Synopsys VCS仿真器配合下自动运行验证流程。
部分重配置
Vivado Design Suite 2013.3版本支持部分重配置功能。ISE设计套件也提供有该功能，已被众多客户成功采用。部分重配置技术可按需动态地更换功能，从而提高了器件资源利用率。此外，部分重配置不但可降低功耗，而且还能在不停机的情况下实现系统现场升级。
