佳工机电网 在线工博会 我的佳工网 手机版 English
关键字  
  选择展区 >>
您的位置: 首页 > 电子元器件及材料展区 > 集成电路展厅 > 新闻 > 正文 产品 会展 人才 帮助 | 注册 登录  
集成电路
 按行业筛选
 按产品筛选
本产品全部新闻


e展厅 产品库 视频 新闻 技术文章 企业库 下载/样本 求购/论坛
  市场动态 | 技术动态 | 企业新闻 | 图片新闻 | 新闻评论 佳工网行业新闻--给您更宽的视角 发表企业新闻 投稿 
TSMC与Cadence合作开发3D-IC参考流程
http://cn.newmaker.com 9/30/2013 9:06:00 AM  佳工机电网
欢迎访问e展厅
展厅
2
集成电路展厅
集成电路, 微控制器, 单片机, RAM存储器, ...
全球电子设计创新领先企业Cadence设计系统公司日前宣布,台积电与Cadence合作开发出了3D-IC参考流程,该流程带有创新的真正3D堆叠。该流程通过基于Wide I/O接口的3D堆叠,在逻辑搭载存储器设计上进行了验证 ,可实现多块模的整合。它将台积电的3D堆叠技术和Cadence 3D-IC解决方案相结合,包括了集成的设计工具、灵活的实现平台,以及最终的时序物理签收和电流/热分析。

相对于纯粹在工艺节点上的进步,3D-IC技术让企业在寻求更高性能和更低功耗的道路上,有了更多的选择。3D-IC给开发当今复杂设计的工程师们提供了几项关键优势,帮他们实现更高的性能、更低的功耗以及更小的尺寸。今天宣布的内容,是两位3D- IC技术领先者一年前宣布的台积电CoWoS参考流程的延续。

“我们与Cadence紧密协作以实现真正3D芯片开发,”台积电设计架构营销部高级总监Suk Lee表示。“通过这一全新的参考流程,我们的共同客户可以充满信心地向前推进3D-IC的开发,因为他们知道其Cadence工具流程已通过3D-IC测试工具在硅片上进行过验证。”

“3D-IC是进行产品整合的全新方法。它赋予摩尔定律新的维度,需要深度合作才能获得完美的功能产品,”Cadence首席战略官兼数字与签收集团资深副总裁徐季平表示。“这一最新的参考流程表明,我们携手台积电开发3D芯片的实际操作流程不仅可行,而且对于解决芯片复杂性方面是个有吸引力的选择。”

Cadence 3D-IC流程中的工具囊括了数字、定制/模拟及最终签收技术。它们包括Encounter Digital Implementation System、Tempus Timing Signoff Solution、Virtuoso Layout Editor、Physical Verification System、QRC Extraction、Encounter Power System、Encounter Test、Allegro SiP及Sigrity XcitePI/PowerDC。

发表评论】【新闻评论】【论坛】【收藏此页
更多有关集成电路的新闻:
·e2v利用全新ESIstream©协议简化串行数据传输 12/8/2014
·e2v将主要68k微处理器的生命周期延长 10 年 12/8/2014
·风河为Altera SoC平台定制操作系统和开发工具 2/11/2014
·Cadence帮助Silicon Labs将新MCU功耗缩减一半 9/26/2013
·JEDEC®发布通用闪存标准 (UFS)2.0版 9/22/2013
·TSMC和Synopsys携手将定制设计扩展到16纳米节点 9/22/2013
·铜柱凸点将成为倒装芯片封装的主流 9/18/2013
·Exar公司收购Cadeka微电路 正式进军精密模拟市场 7/10/2013
·Silicon Labs收购低功耗ARM Cortex微控制器及射频产品的领头企业Energy Micro 6/29/2013
·Synopsys在武汉设立全球性的知识产权研究开发中心 6/18/2013
查看与本新闻相关目录:
·电子元器件及材料展区 > 集成电路展厅 > 集成电路新闻
·CAD/CAM/PDM/PLM展区 > EDA/专用CAD软件展厅 > EDA > EDA/专用CAD软件新闻

对 集成电路 有何见解?请到
集成电路论坛 畅所欲言吧!





网站简介 | 企业会员服务 | 广告服务 | 服务条款 | English | Showsbee | 会员登录  
© 1999-2024 newmaker.com. 佳工机电网·嘉工科技