Cadence EDI系统助力Avago在28纳米IC上实现57%的性能提升 - 新闻


		我的佳工网手机版 English
		关键字

选择展区 >>




您的位置：首页 > 电子元器件及材料展区 > 集成电路展厅 > 产品库 > 集成电路 > 新闻 > 正文	产品会展人才帮助 \| 注册登录

集成电路

	按行业筛选

	按产品筛选


本产品全部新闻

e展厅

产品库

视频

新闻

市场动态 \| 技术动态 \| 企业新闻 \| 图片新闻 \| 新闻评论	佳工网行业新闻--给您更宽的视角	发表企业新闻投稿




Cadence 中国


首页 \| 公司介绍 \| 产品与服务 \| 新闻 \| 技术文章 \| 联系方式

Cadence EDI系统助力Avago在28纳米IC上实现57%的性能提升 1/30/2013 10:02:00 AM

欢迎访问e展厅
展厅 2	集成电路展厅集成电路, 微控制器, 单片机, RAM存储器, ...

全球电子设计创新领先企业Cadence设计系统公司，日前宣布模拟界面元件领先供应商Avago Technologies使用Cadence Encounter Digital Implementation（EDI）系统在其大型28纳米网络芯片设计中，大幅度加快了设计进度，提高了工程效率。Avago实现了1GHz的性能，比之前所用软件设计的芯片提高了57%。此外，通过更快的时序闭合和更少设计迭代，全芯片实现的总时间也大大改进。Cadence目前正在与Avago合作开发其下一款高速网络芯片——一个1.5亿门级的设计。

“通过与Cadence合作，我们提高了28纳米设计的效率，”Avago的ASIC产品部门副总裁兼总经理Frank Ostojic说，“EDI系统的最新GigaOpt技术可帮助改善运行时间，这对于我们大型设计的上市时间非常重要。”

EDI系统提供了一种有效的方法优化高性能、千兆级设计的功耗、性能和面积。此外，EDI系统中内嵌的“设计内”签收功能可确保实现期间的时序与功耗计算与签收引擎最后生成的计算结果之间的相关性，减少实现与签收阶段之间的迭代次数，为设计团队提高效率。

GigaOpt技术是今年初EDI系统刚刚推出的一种独特的技术，综合了物理感知型综合技术与物理优化，实现更快的时序闭合与更好的相关结果。这是一种功能强大的优化技术，在尖端的高性能处理器中应用多线程处理。在Avago最新的28纳米设计中，GigaOpt的“route-driven”优化技术会在流程中较早阶段就考虑到布线层的因素，能够极大改进时序优化的最终结果。

“Avago面临着巨大的挑战，要迅速将极其复杂的设计打入市场，同时又要保持其高指标，确保做出高质量的芯片，”Cadence硅实现部门研发高级副总裁Chi-Ping Hsu博士说，“EDI系统有GigaOpt引擎等多种先进技术，能够帮助Avago达成其大型项目的功耗、性能与面积要求。”

【发表评论】【新闻评论】【论坛】【收藏此页】

更多有关集成电路的新闻： more

·Silicon Labs新型无线SoC助力零售、商业和工业物联网市场数字化转型 2/23/2020
·[图]Dialog半导体推出超小蓝牙低功耗SoC及模块，助力连接未来十亿IoT设备 11/4/2019
·[图]Efinix® 全力驱动AI边缘计算，成功推出Trion™ T20 FPGA样品 12/13/2018
·Silicon Labs混合信号创新技术将亮相IIC China 1/17/2013
·[图]Vishay新款表面贴装TRANSZORB®双向TVS具有3kW的高浪涌能力 1/15/2013
·三星与Synopsys合作实现首次14纳米FinFET成功流片 1/9/2013
·[图]安森美发布LV8702V电机驱动器IC，可节省达80%空载能耗 12/24/2012
·联发科推出手机及平板电脑四核Cortex-A7整合SoC MT6589 12/18/2012
·赛普拉斯基于Cortex-M3的PSoC 5LP可编程片上系统问市 12/12/2012
·中科院22纳米CMOS关键技术先导研发上取得突破性进展 12/11/2012



Cadence 中国联系方式：

网址：	http://www.cadence.com/cn/	电话：--61222300
地址：	中国·上海·上海市浦东新区芳甸路 1155号浦东嘉里城5楼

对集成电路有何见解？请到集成电路论坛畅所欲言吧！