Open-Silicon公司将最新的Encounter digital RTL-to-signoff产品用于针对移动计算应用的处理器内核。该RTL-to-Signoff流程包括RTL Compiler-Physical (RC-Physical)和Encounter Digital Implementation (EDI) System。EDI System拥有先进的GigaOpt 优化和时钟同步优化(CCOpt)技术，结合物理综合（RC-Physical）技术，相对于以前的流程，减少了10%的设计面积、降低了33%的时钟树功耗以及降低了27%的全部泄漏功耗，同时缩短了两周的设计收敛时间。
Open Silicon设计的芯片，成为世界领先的产品，其功耗、性能和面积 (PPA)以及产品研发时间都无与伦比。Open-Silicon在处理器实现方面的广泛经验涉及多个领域，包括网络/通讯、存储和计算，并有能力完成基于ARM的SoC交钥匙设计项目。运用Open-Silicon基于ARM技术设计的Center of Excellence(CoE)以及Cadence 优化的RTL-to-signoff流程，客户现在可以在其基于ARM技术的产品上实现针对不同市场而细分的性能和功耗组合。
Open-Silicon 工程部高级副总裁Taher Madraswala指出：“提高设计师生产率和缩短产品上市时间对于Open-Silicon SoC 快速发展至关重要。Cadence RTL-to-Sign-off流程的可预测性，包括从RC-Physical到 EDI System和用于sign-off的Encounter Timing System (ETS) 设计收敛，提高了Open-Silicon交付业界领先的、基于ARM处理器SoC设计的竞争优势。通过较短的时间，在高级工艺节点的典型条件下实现ARM 双核Cortex-A9处理器2.2GHz的高性能，这是Open-Silicon和Cadence 的能力及其努力合作的体现。在我们CoE芯片设计流程中，采用Encounter GigaOpt和CCOpt 技术，提高了PPA，并缩短产品上市时间，真正打破了格局。”
